bibliographic details
： VERILOG DIGITAL SYSTEM DESIGN :
bibliographic information Machine-Readable Catalogue
| ISBN： | 9787121052415 |
|---|---|
| 编目源： | JLU JLU PUL |
| 个人名称： | Navabi, Zainalabedin. |
| 题名： | Verilog digital system design : Register transfer level synthesis, testbench, and verification = Verilog数字系统设计 ： RTL综合、测试平台与验证 / Zainalabedin Navabi著 ; 夏宇闻改编. |
| 版本说明： | 2nd ed. |
| 出版发行项： | Beijing : Publishing House of Electronics Industry, 2007. |
| 载体形态： | 17, 316 p. : ill. ; 24 cm. + 1 CD-ROM (4 3/4 in.) |
| 丛编说明： | 国外电子与通信教材系列. |
| 一般附注： | Adaptation of: Verilog digital system design, Register transfer level synthesis, testbench, and verification / Navabi, Zainalabedin. 384 p. |
| 书目附注： | Includes bibliographical references. |